据外媒报道，今天，沉寂已久的计算技术界迎来了一个大新闻。劳伦斯伯克利国家实验室的一个团队打破了物理极限，将现有最精尖的晶体管制程从14nm缩减到了1nm。这意味着，未来处理器的性能和功耗都能会获得巨大进步。
晶体管的制程大小一直是计算技术进步的硬指标，而劳伦斯伯克利国家实验室将现有最精尖的晶体管制程从14nm缩减到1nm，未来电子零部件还有较大缩减空间，处理器的性能和功耗都能会有巨大进步。
该研究是教授阿里·加维（AliJavey）领导的一个研究小组完成的，他们利用碳纳米管和一种称为二硫化钼的化合物开发出了全球最小的晶体管。
从芯片的制造来看，7nm就是物理极限。一旦晶体管大小低于这一数字，它们在物理形态上就会非常集中，以至于产生“隧道效应”的量子力学现象，从而阻止电流从源极流到漏极。因此，业界普遍认为，想解决这一问题就必须突破现有的逻辑门电路设计，让电子能持续在各个逻辑门之间穿梭。
而德赛称：“我们的研究成果表明，低于5纳米的栅极不是不可能的。一直以来，人们都是基于硅材料来缩小电子零部件的体积。而我们放弃了硅材料，选了二硫化钼，结果开发出了只有1纳米的栅极。”
劳伦斯伯克利国家实验室的1nm晶体管由纳米碳管和二硫化钼（MoS2）制作而成，MoS2将担起原本半导体的职责，而纳米碳管则负责控制逻辑门中电子的流向。
现在，我们使用的主流芯片制程为14nm，明年，整个业界就将开始向10nm制程发展。而实验室的研究还停留在初级阶段，一个模具上就有超过10亿个晶体管，而要将晶体管缩小到1nm，大规模量产的困难有些过于巨大。更多相关电子行业资讯请查阅由中国报告大厅发布的电子行业市场调查分析报告。
